Cursos de formación técnica minizados

Dirigido a los diseñadores que han utilizado Vivado ™ Design Suite, este curso se centra en el diseño de los recursos nuevos y mejorados que se encuentran en nuestras nuevas familias de FPGA. Los estudiantes que ingresen con poco o ningún conocimiento de Verilog terminarán este curso con la capacidad de escribir diseños de hardware eficientes y realizar simulaciones HDL de alto nivel.

Tableros

El cuerpo del curso explora una variedad de técnicas de filtrado con énfasis en la implementación óptima en dispositivos Xilinx y continúa con un examen de FFT, video y procesamiento de imágenes. A lo largo del curso, se introducen los núcleos Xilinx y la IP relevantes para el procesamiento de señales. El curso se complementa con ejercicios prácticos para reforzar los conceptos aprendidos. Asistir a este curso les proporcionará a los estudiantes un conocimiento práctico de cómo implementar un núcleo Xilinx PCI Express en aplicaciones personalizadas. Este curso ofrece a los estudiantes experiencia práctica en la implementación de un sistema Xilinx PCI Express dentro del diseño de referencia de educación del cliente. Con esta experiencia, los usuarios pueden mejorar su tiempo de comercialización con el diseño del núcleo PCIe.

Los ingenieros de MAPS, Inc. incluyen ingenieros con más de 15 años de experiencia en diseño de Xilinx en el mundo real. Estamos usando las herramientas día tras día, creando productos para nuestros clientes.

Se enumerarán varios productos principales de Xilinx PCI Express para ayudar a seleccionar la solución adecuada. Este curso enseña a los diseñadores de hardware que son nuevos en E / S de memoria de alta velocidad a diseñar una interfaz de memoria en FPGA de Xilinx. Presenta a los diseñadores los conceptos básicos del diseño, implementación y depuración de E / S de memoria de alta velocidad utilizando FPGA de la serie 7. Los temas cubiertos incluyen descripciones generales de dispositivos, construcción CLB, recursos de sincronización de DCM y PLL, técnicas de sincronización de E / S y globales, regionales, memoria, DSP y recursos sincrónicos de origen.

Tableros

También se presenta la compatibilidad con el controlador de memoria y los recursos de hardware dedicados disponibles en cada una de las subfamilias. Este curso actualizará a los usuarios experimentados del software ISE para que utilicen Vivado ™ Design Suite. Utilice laoracionasanpancracio.com Tcl para navegar por el diseño, crear restricciones de diseño de Xilinx y crear informes de tiempo. Aprenda a establecer las restricciones de tiempo adecuadas para interfaces SDR, DDR, síncronas de origen y síncronas del sistema para su diseño de FPGA.

Demuestra técnicas de cierre de sincronización, como líneas de base, canalización, circuitos de sincronización, planificación de piso y técnicas óptimas de codificación HDL que ayudan con el cierre de sincronización de diseño. Este curso también le muestra cómo depurar su diseño utilizando capacidades avanzadas del Analizador lógico Vivado ™. Este curso ayuda a diseñar un diseño FPGA, que incluye la creación de un proyecto de Vivado ™ Design Suite con archivos fuente, simulando el diseño, realizando asignaciones de pines, aplicando restricciones de tiempo básicas, sintetizando, implementando y depurando el diseño. También construirá un diseño FPGA efectivo utilizando técnicas de diseño síncrono, utilizando el integrador IP Vivado ™ para crear un subsistema y utilizando técnicas de codificación HDL adecuadas para mejorar el rendimiento del diseño. Debido al tamaño reducido de la clase y otras ciertas consideraciones, Faster Technology puede cancelar una clase hasta 7 días antes de la fecha de inicio programada de la clase.

También aprenderá a establecer restricciones de tiempo adecuadas para interfaces SDR, DDR, síncronas de origen y síncronas de sistema para su diseño de FPGA. También aprenderá sobre la Metodología de Diseño UltraFast ™, que resume las mejores prácticas y habilidades de diseño de FPGA para tener éxito con el uso de Vivado Design Suite.

• También se tratan el uso de recursos de memoria y la implementación de DMA de alto rendimiento.
• Los laboratorios brindan experiencia práctica en el desarrollo, la depuración y la simulación de un sistema integrado.
• Los laboratorios utilizan placas de demostración en las que se descargan y verifican los diseños.
• Este curso se basa en las habilidades adquiridas en el curso de Diseño de sistemas integrados.
• Este curso presentará la arquitectura Zynq-7000 y le enseñará cómo desarrollar una plataforma de hardware Zynq-7000 utilizando las herramientas Xilinx Vivado.
• La atención se centra en optimizar el acceso a la memoria y las funciones de hardware, generar bibliotecas de IP invocables en C y crear plataformas personalizadas.

Este conocimiento y experiencia se lleva directamente al aula para beneficiar a nuestros estudiantes. BLT ofrece una amplia gama de cursos que incluyen laboratorios prácticos, debates interactivos y mejores prácticas diseñadas para aprovechar su éxito. Durante las clases, usamos situaciones reales del cliente para ilustrar la técnica de diseño y desarrollo. Trabajamos activamente con los diseños de nuestros estudiantes y los alentamos a incluir sus proyectos actuales en la evaluación y crítica de iglesia-cristiana.com la clase. UU. Y es el proveedor de formación autorizado exclusivo de Xilinx que presta servicios en el estado de Nueva York, el este de Pensilvania, Nueva Jersey, Delaware, Maryland, Washington D.C. Este curso proporciona una base para las técnicas de procesamiento de señales digitales para FPGA de Xilinx. El curso comienza con un repaso de la teoría básica de números binarios, matemáticas y las características esenciales dentro de la FPGA que son importantes para el procesamiento de señales.

Finalmente, también se cubre el proceso para generar y descargar bitstream en una placa de demostración. Este curso cubre tanto el flujo de herramientas como la mecánica para crear con éxito un diseño de relaciones públicas. Este curso también cubre los requisitos, recomendaciones y expectativas de diseño de la arquitectura de UltraScale ™ y de la serie 7 para los sistemas de relaciones públicas.

Además, describe varias técnicas que se centran en los estilos de codificación adecuados para un sistema de relaciones públicas, así como en consideraciones de diseño a nivel de sistema y aplicaciones prácticas. Además, este curso cubre el desarrollo de aplicaciones de software para un sistema integrado Xilinx basado en un procesador MicroBlaze®. Este curso también presenta componentes integrados de Linux, uso de componentes de código abierto, configuraciones de entorno, componentes de red y opciones de depuración para plataformas Linux integradas. El enfoque principal está en el desarrollo integrado de Linux junto con el flujo de herramientas de Xilinx. Este curso también demuestra cómo depurar y perfilar el código OpenCL utilizando el entorno de desarrollo SDAccel. Además, también aprenderá cómo maximizar el rendimiento y utilizar de manera eficiente los recursos FPGA. Este curso presenta a los diseñadores nuevos y experimentados los aspectos más sofisticados de las arquitecturas UltraScale ™ y UltraScale ™.